一直喜欢在ARM官网上查看一些IP资料，近期一直查看官网上MMU400的延时，链接CorkLink 系统内存管理单元 - ARM
中文为：
CoreLink MMU-400 性能规格
典型 TLB 命中访问的延迟为 23 个周期，不命中的延迟则取决于内存子系统的基础结构。
我一直以为MMU400在TLB命中时是23个周期延时。今天偶然点开了英文网页CoreLink System Memory Management Unit - ARM，发现描述如下：
CoreLink MMU-400 Performance Specification
Typical TLB hit access latency 2 cycles, miss latency depends on memory sub-system infrastructure .
英文描述是2个周期！这个差距很大，一直以来影响了我们的判断啊。
有相关的朋友帮忙确认下这个延时么？另外也是否也可提供下MMU500的延时呢。
Hi Wangyong,
感谢你的提醒以及非常感谢你告知这些不匹配的地方， 另外也非常抱歉给你带来的困扰。
英文网页中的内容是正确的。中文网页的内容应更改为以下内容：典型 TLB 命中访问的延迟为 2或者3 个周期，依赖于是否在配置过程中添加了register slice。如果增加了register slice，hit latency 为3个周期。
再次感谢你指出的问题，我们内部会尽快改正。
谢谢
Jay