随着基于ARM处理器的系统设计越来越复杂,对于系统IP的要求也越来越高。尤其是ARM v8架构的Cortex-A53和Cortex-A57的推出更将这一需求推到了一个崭新的高度。ARM顺应这一趋势,扩展了已有CoreLink的产品线,推出了500系列以满足对64位ARM系统的应用需求。这一系列文档就为这一最新CoreLink系列做一个介绍。
CCN-504支持最多16个处理器的互联,及4个4核处理器集群。它为系统架构师提供了一个针对包括服务器和网络基础设施在内的企业级应用的优化解决方案。在未来10到15年,显著增加的数据规模需要能耗更加高效的系统,ARM的Cortex系列处理器和CoreLink的系统IP就为此应运而生。
CCN-504能够提供最高每秒一兆比特可用系统带宽。和双通道DDR4内存互通带宽达到50GB/s。这为使用Cortex-A15和Cortex-A50系列处理器的许多核系统提供了高性能的高速缓存互连网络。CCN-504是第一个支持最新AMBA 5 CHI标准的系统互联IP,用以支持多处理器之间的高频非阻塞数据传输。
CCN-504使异构多核和多集群的CPU/GPU系统高速缓存互联成为可能。使用缓存互联可以避免不必要的对片下内存的访问,降低数据访问延时和系统能耗。这是ARM big.LITTLE架构的关键技术,使这一架构能够成为现实。它不仅能够满足内容创建和消耗所需的高性能,还能提供极其高效的能耗管理以延长电池寿命。
CCN-504包含了集成的L3高速缓存和窥探过滤器(snoop filter)功能。L3高速缓存配置最高支持到16MB,提供了对严苛的工作负载的片上缓存支持。同时还为处理器,高速IO和加速器之间提供了低延时的片上内存用以分配和共享数据。窥探过滤器则消除了对于一致性互连消息(coherency messaging)广播的需要,进一步降低了延迟和能耗。
CCN-504对和CoreLink DMC-520动态内存控制器协同工作进行了优化。DMC-520提供了高带宽接口用以共享片下内存,例如DDR3、DDR3L和DDR4 DRAM。企业级的RAS(Reliability, Availability, Serviceability)特性,例如适用x72 DRAM的ECC,TrustZone安全架构和端对端QoS,都是这个新内存控制器的集成组件。
规格列表
可扩展性系统特性
在CPU和DMC端口的基础上,IO 互通额外支持最多18端口的AMBA 4 AXI4/ACE-Lite接口
*以上文字翻译自ARM官方网站 CCN-504