hi, experts:
CA57 TRM说：
它只包含GIC CPU Interface。
请教2个问题：
1. CA57的SOC，需要另外集成GIC-400 IP吗？
2. GIC-400里的GIC CPU Interface会和CA57的各个Core对应的GIC CPU Interface连接吗？
best wishes,
Hi,
>CA57 TRM说：
>它只包含GIC CPU Interface。
>请教2个问题：
>1. CA57的SOC，需要另外集成GIC-400 IP吗？
Cortex-A57 SoC集成GIC，可以有两种方案：
（1）集成GIC-500
GIC-500只是一个distributor，CPU interface 位于Cortex-A57内部。两者之间用AXI4-Stream interface 连接。
（2）集成GIC-400
GIC-400包含了distributor以及CPU interface，所以这种方案跟以前的SoC是类似的。这时候，Cortex-A57内部的CPU interface就不需要了，你要把GICCDISABLE输入pin tie为1，还要把AXI4-Stream interface tie off。
>2. GIC-400里的GIC CPU Interface会和CA57的各个Core对应的GIC CPU Interface连接吗？
No
Xingguang
Hi, Xingguang
1、通过有效GICCDISABLE、接死AXI4-Stream接口把A57的CPU interface关闭，这部分逻辑在综合的时候能否被完全优化掉呢。看A15的内部GIC有RTL配置选项，可以直接不包含GIC的逻辑。
2、看GIC500的TRM手册，图1-1中有这个GIC-500 Pre-ITS Device ID Multiplexer模块，请问也是ARM的IP么。
Thanks.
Hi wangyong,
>通过有效GICCDISABLE、接死AXI4-Stream接口把A57的CPU interface关闭，这部分逻辑在综合的时候能否被完全优化掉呢。
能不能完全优化掉我不确定，这取决于综合工具以及脚本，但我想应该会去掉大部分跟CPU interface有关的逻辑。
>看GIC500的TRM手册，图1-1中有这个GIC-500 Pre-ITS Device ID Multiplexer模块，请问也是ARM的IP么。
是的。
详细情况请看：GIC-500 Integration Manual (IM), page 2-6: Pre-ITS Device ID Multiplexer
Hi Xingguang，理解了，谢谢答复。
若Cortex-A57跟GIC400/500直接连接，跑同频，实现DVFS等，是没问题的。
若实现big.LITTLE架构，Cortex-A57、Cortex-A53都连接GIC400/500，这样实现DVFS等可能需要Cortex-A57、Cortex-A53和GIC400/500的频率都不一样吧。在GIC400/500和CPU异步时，GIC400是中断信号直接连接到CPU，需要CPU内部做同步处理吧；GIC500是通过AXI4-Stream连接CPU，这样需要AXI4-Stream异步桥吧；比较而言，异步的中断延时应该比同步同频的时候大，GIC400与CPU异步连接的延时应该比GIC500的AXI4-Stream异步的小吧。您看我的理解是否正确。
Best Regards.
hi wangyong:
>若Cortex-A57跟GIC400/500直接连接，跑同频，实现DVFS等，是没问题的。
对。
>若实现big.LITTLE架构，Cortex-A57、Cortex-A53都连接GIC400/500，这样实现DVFS等可能需要Cortex-A57、Cortex-A53和GIC400/500的频率都不一样吧。
>在GIC400/500和CPU异步时，GIC400是中断信号直接连接到CPU，需要CPU内部做同步处理吧；
Cortex-A53 已经对中断信号做了同步，所以不需要另加同步逻辑。
Cortex-A57呢，需要确认一下。
>GIC500是通过AXI4-Stream连接CPU，这样需要AXI4-Stream异步桥吧；
>比较而言，异步的中断延时应该比同步同频的时候大，
可以这么说。
>GIC400与CPU异步连接的延时应该比GIC500的AXI4-Stream异步的小吧。您看我的理解是否正确。
我觉得二者不一定有直接可比关系。GIC架构分为Distributor和CPU interface两部分。
GIC-400的情况，一个中断经过Distributor和CPU interface，到达nIRQ（此时MPCore内部的CPU interface禁用）。
GIC-500的情况，一个中断经过GIC-500（即Distributor），再经由AXI-Stream传递给内部的CPU interface，最后到达CPU（此时MPCore内部的CPU interface使用）。
所以两种case下，都是经过了两部分逻辑。至于具体延时谁大谁小，可能无法直接比较。
了解了，非常感谢。
不客气！
> Cortex-A57呢，需要确认一下。
Cortex-A57 TRM中没有相关说明，所以最好加上同步。
多谢！