L1 cache and L2 cache' speed on Cortex-A7

hi, experts: 请教一个L1 Cache / L2 Cache的clock freq 问题。根据Cortex-A7 MPCore TRM： MPCore Processor只有一个clock输入----CLKIN. 那么： L1 Cache / L2 Cache的speed，是和CPU Core一致的吗？ best wishes,
【免费技术讲座】Cortex-A和Cortex-M最新技术进展

上海周边的社区用户有福了，我们ARM的全资子公司安创空间和漕河泾开发区园区综合服务中心，即将为大家提供免费技术交流活动：作为以丰富的ARM生态系统资源为特色、以技术服务为核心的专业孵化及加速平台，安创空间将与漕河泾开发区园区综合服务中心建立战略合作，致力于为园内创新创业企业提供专业化的技术服务。安创空间CEO陈鹏及ARM销售副总裁刘润国将会出席此次活动，并有ARM资深架构师带来移动和物联网相关的技术及市场分析...
—ARM Cortex-M3 处理器简介.pdf

ARM Cortex-M3 处理器简介
L1 DCache flush operation for Cortex-A7

Hi, experts: 咨询一个CA7上对L1 DCache的操作问题： 1. CA7集成了32KB L1 DCache 可以对它做：flush/invalidate/clean&invalidate 操作吗？根据CA7 TRM：好像不能对L1 DCache做这些操作。 2. 如果不能对L1 DCache做上述操作，那么如何实现PoU呢？根据我的理解：PoU就是将L1 DCache...
采用 ARM Cortex-A15 和 Cortex-A7 的 big.LITTLE 处理

白皮书采用 ARM Cortex-A15 和 Cortex-A7 的 big.LITTLE 处理提升高性能移动平台的能效 Peter Greenhalgh ， ARM 2011 年 9 月本文介绍了 ARM 提供的第一个 big.LITTLE™ 系统的基本原理和设计，该系统基于高性能 Cortex-A15 MPCore 处理器、高能效 Cortex-A7 MPCore 处理器、 ARM...