运行环境:Linux
现象:
1. 只跑一个cpu时, 运行多个进程没有问题。
2.开启SMP后, 四个CPU能正常启动,但是一旦跑多任务(后台多起几个程序),就会百分之百卡死,不进异常。
3.开启SMP后,关闭L1/L2 Dcache后,按照同样方法跑多任务,就不会卡死。
看起开好像是cache一致性问题,请教大家有没有什么好的想法和debug手段?
运行环境:Linux
现象:
1. 只跑一个cpu时, 运行多个进程没有问题。
2.开启SMP后, 四个CPU能正常启动,但是一旦跑多任务(后台多起几个程序),就会百分之百卡死,不进异常。
3.开启SMP后,关闭L1/L2 Dcache后,按照同样方法跑多任务,就不会卡死。
看起开好像是cache一致性问题,请教大家有没有什么好的想法和debug手段?
在使用汇编优化neon时,发现一个问题:
假设函数的输入两个参数x[2048],y[2048],那么x,y的首地址是不连续的
当在汇编中只读x的数据时所用时间明显比即读取x,也读取y的数据要长很多,我猜想是由于cache没有高效利用的原因,即造成了hit miss的现象,有什么方法可以尽可能的利用cache呢?
汇编代码如下:
只读取x
vld1.32 {d0-d1}, [r0]!
vld1.32 {d2-d3}, [r0]!
读取x,y
vld1.32 {d0-d1}, [r0…
大家好,我在读取Cortex-A7 Timer的Physical Counter Register(CNTPCT)时遇到一个问题。 根据手册这个寄存器是通过CP15进行访问的,CRm=14,op1=0,长度是64bit。
我的代码是 mcrr p15, 0, r0, r1, c14。然而在执行时却被当作了Undefined Instruction。 在手册里的确提到了Undefined Instruction是MCRR可能的一种结果,但没有具体解释。
根据手册,在访问这个寄存器之前,已经在monitor…
目前想评估A7的L2 Cache对某些精简版Android系统性能影响,但是由于L1 D-cache与L2 cache公用一个使能位,当L1 d-cache使能后,L2 cache也必然使能;
所以,想请教如何在内核中使能L2 cache,但是L2 cache不起作用,前提是L1 D-cache依然有用。
hi, experts:
以Cortex-A7 CPU为例:
如果在程序执行过程中:发生了一个Asynchrous External Data Abort,它会很快进入Data Abort handler吗?
(Synchrous Data Abort会立即进入Data Abort handler.)
不清楚Asynchrous external data abort,什么时候才会进入Data abort handler!
best wishes,
hi, experts:
以Cortex-A7 MPCore为例:
如何判断一个Core已经成功切换到Non-Secure state?
MPCore reset后,通过读取SCR register,可知当前Core处于Secure state.
执行相关Non-Secure state切换代码后:访问SCR会hang住,这代表切换Non-Secure state成功了吗?
best wishes,
hi, experts:
CA7 CPU:
L2 DCache是一个unify type的DCache,并不区分Instruction and Data.
如果只Enable ICache:那么在预存取Instruction到L1 ICache的过程中,L2 DCache会参与进来吗?
best wishes,
hi, experts:
通过JTAG 接口,debug ARM Cortex-A7平台时:
JTAG tool与CPU Core连接后,通过halt命令,会让CPU停下来?
这是如何做到的?会做一些CoreSight相关register设置吗?
按我的理解:
1. 当我们设置Software breakpoint / Hardware breakpoint时,才会做一些register设置。
best wishes,
hi, experts:
咨询一个flush L2 DCache by MVA问题:
对于Cortex-A7,它的Cache Line = 64 bytes.
那么,通过by MVA方式clean cache,它的最小单位就是Cache Line吗?
例如:
一个Cache Line有64 bytes,而只有1个byte被更改过,变为dirty了。
那么flush的时候,是整条cache line都被flush出去吗?
best wishes,
带数据路径加速功能的新型QorIQ LS1多核处理器,以及即将问世的采用ARM®Cortex®-A72内核的QorIQ LS2处理器,将打造业界最广泛的网络处理器组合
随着全球网络越来越虚拟化,智能正逐渐接近网络边缘,访问个人数据变得更加迅捷、安全和有效。借助硬件/软件处理资源的合理组合和数据路径分流,可实现实施灵活性和性能便捷性,对于帮助服务提供商和原始设备制造商交付动态、灵活网络所需的专用设备至关重要,而动态、灵活的网络正是发展物联网的关键所在。
为满足这些需求,飞思卡尔半导体公司…
功能丰富的多核处理器采用i.MX 6系列三分之一的功耗实现了卓越的性能;深度暂停模式支持仅消耗250μW,即可实现丰富的操作系统待机功能
飞思卡尔在2015年飞思卡尔技术论坛中推出了i.MX 7系列应用处理器,此系列产品基于其成功和广泛部署的 i.MX平台,是新一代节能和功能全面的应用处理器。i.MX 7系列实现了15.7 DMIPS/mW的世界级内核功效,仅消耗250 μ W,即可进入全新低功耗状态保留模式(LPSR) ,也是业界首款采用ARM Cortex-A7和ARM Cortex…
来源:新浪科技 发布者:新浪科技
新浪手机讯 ARM公司周三在北京举办2014年度技术论坛,新浪手机借此机会专访了ARM全球营销副总裁John Heinlein博士、物联网负责人Michael Horne,讨论了物联网、Cortex-M系列架构及mbed OS等问题。
欲将硬件模式复制到软件上
提起ARM公司,普通手机用户估计都没有听过,但手机爱好者应该有所耳闻。其商业模式并非出售芯片,而是出售技术授权给半导体…
原文地址:ARM Cortex-A Processors and GCC Command Lines
原作者:richardearnshaw
面向 ARM 处理器的 GNU 编译器集合(GCC) 命令行选项最初是在多年前设计的,当时可用处理器和变体产品的列表与现今相比要短很多。 随着 ARM 架构的演进,从 GCC 中获取最佳代码所需的选项也已改变,但已做了各种尝试以确保现有选项集不会改变其本意。设计编译器意味着最有效使用 ARM CortexTM-A 处理器所需的选项目前相当复杂。本博文包含 GCC…
在上一期中详细介绍了华为海思推出的麒麟910和麒麟920两款SoC的情况。在本期中,我们会将目光聚焦到另外几家厂商,包括联发科、全志、瑞芯微等推出的全新ARM SOC芯片。
包括:
联发科两款重点产品MT6752和MT6732,分别面向主流和入门级市场,而且它们都是64位架构。
全志A80。
瑞芯RK3288。
详情请点击:
刚刚过了盛夏,就有了开始总结2014年国产ARM SoC芯片的消息了。2014年国内传统的ARM SoC厂家一如既往的给力,海思麒麟Kirin910/920、瑞芯微RK3288、全智A80等ARM SoC都带来了足够的惊喜,ARM和伙伴们继续给移动芯片市场提供了活力。现在我们就一起来了解下2014年国内的ARM Powered SoC吧。
在PC时代,国内厂商无法获得诸如CPU、GPU这类核心产品的发展空间,但是在移动计算时代,手机、平板中却不乏国产SoC芯片。在2014年,国内主流厂商的ARM SoC更是与时俱进…
转自:驱动之家
8月14日 三星正式发布了其20nm ARM处理器Exynos5430 其搭载了四颗1.8Ghz的A15处理芯片以及四颗1.3Ghz的A7架构核心 整合搭载了ARM官方Mali T628 MP6 GPU性能十分出众,成为现阶段与Tegra K1性能比肩的SOC之一。
8月15日,另一款 20nm SOC,传闻许久的高通骁龙810处理器今天终于现身安兔兔的数据库,如传闻中一样,这是一颗64位的处理器,并且拥有8个核心,据悉目前高通骁龙810还属工厂测试阶段,型号为MSM8994…
摘要:继发布采用了金属框架的Galaxy Alpha后,三星紧接着又宣布了新款Exynos 5430处理器。作为三星首款采用20nm制程的SoC——当前市售产品(包括高通)仍停留在28nm——该处理器除了带来超越大部分竞争对手的性能,还成功地减少了25%的功耗(与自家28nm SoC相比)。
尽管功耗胃口变小,但是Exynos 5430的性能仍未被削弱(可参考Exynos 5433的往期跑分)。可以说,除了Nvidia Tegra K1,Exynos…
三星宣布推出基于高阶款4+4核心架构Exynos 5 Octa (5422),以及6核心架构Exynos 5 Hexa (5260)两款处理器的手机参考设计与开发板,进一步让合作夥伴可直接藉由参考设计推出产品 (如同Qualcomm提供QRD策略)。
三星Exynos Hexa是六核心设计,通过big.LITTLE架构集成了两颗主频1.7GHz的Cortex-A15核心和四颗主频1.3GHz的Cortex-A7核心,GPU为Mali-T628…
来源:太平洋电脑网 发布者:太平洋电脑网
7月1日,联发科技(大家俗称的:联发科)在深圳举办一次针对新品MT6595的技术解析会,MT6595最大 的特色就是采用ARM大小核(Big.Little)架构,由四颗Cortex-A17和四颗Cortex-A7核心组成,其中Cortex-A17的主 频可高达2.2GHz,而这八颗核心可以同时运转。MT6595整合Imagination Technologies最新的PowerVR Series6图形处理器(GPU),支持高性能图像处理以及丰富多媒体规格…
原作者:davidmaidment , 原文地址:A Look Inside Android Wear
穿戴设备最近几个月又掀起了一阵高潮。从腕带到手表到眼镜,人们怀着巨大的兴趣想了解这个令人激动的新技术领域会有什么样的发展。而我们ARM也在竭尽全力配合我们的伙伴掀起这一波可穿戴设备的创新浪潮,比如在Omate,Fitbit以及Pebble的应用上。
上周Google在旧金山召开了名为 “Google IO”的年度开发者大会。 大家都把注意力投向了基于最近发布的安卓穿戴操作系统的可穿戴设备…
6月27日,全球首发首款A15真八核平板台电P98 Air八核,再次引领行业潮流,颠覆国内平板市场。台电P98 Air八核采用全球首款A15架构真八核处理器全志A80T,28nm工艺big.LITTLE架构A15×4+A7×4八核设计。
区别以往异构八核,八核处理器可以同时运行,安兔兔跑分近50000分,内置GPU为Imagination旗下PowerVR系列最先进的G6230显示引擎,蕴含64核芯,劲爆GPU轻松横扫大型3D游戏…
2014年第一场DLNA会员大会3月11日至13日在香港举行,ARM市场部运营商关系总监Karthik Ranjan和家庭市场总监Shiv Ramamurthi参加了会议,并向与会其他成员展示了基于ARM平台的DLNA CVP-2参考实现。
DLNA CVP-2(Commercial Video Profile-2)是DLNA组织制定的新一代数字内容和服务互联指导标准,其中包括了远程用户界面(RUI)、HTTP动态自适应串流(MPEG-DASH)、设备自检(Diagnostics)、低功耗管理(Low…
这段视频介绍了三星 Exynos 5 Octa 5420 芯片的大小核处理器是如何工作的。在开启 Quickoffice 时 8 颗处理器会同时被激活,之后在运行过程中,没有被用到的处理器就会停止工作,以此来减轻功耗方面的负担。在另一个视频中,运行愤怒小鸟游戏的整个过程中基本上只用到了 ARM Cortex-A7处理器,也就是 big.LITTLE 大小核处理器架构中 LITTLE 小核的那部分,大核 Cortex-A15 处理器被激活的次数很少。