Hi,各位专家:
在ARMv7-A架构中,共有四张异常向量表,即Secure状态下的exception table, Non-Secure状态下的exception table,Monitor Mode下的exception table,以及hypervisor模式下的异常向量表,因为在不同Security状态下,VBAR寄存器是banked,所以它可将不同security状态的异常向量表分开,即Secure状态和Non-secure状态对应不同的exception table.…
Hi,各位专家:
在ARMv7-A架构中,共有四张异常向量表,即Secure状态下的exception table, Non-Secure状态下的exception table,Monitor Mode下的exception table,以及hypervisor模式下的异常向量表,因为在不同Security状态下,VBAR寄存器是banked,所以它可将不同security状态的异常向量表分开,即Secure状态和Non-secure状态对应不同的exception table.…

各位用户,
本周,ARM上海的两位资深工程师:ARM技术服务事业部应用工程经理gdragon (范敏琳)和应用工程软件团队负责人zenonxiu (修志龙), 为大家带来了一场精彩的关于ARMv8的技术研讨会,可能有很多用户不一定有时间现场参与,现在,请让我给大家分享相关资料,此次活动相关视频和后续Q&A问题,我会在此帖持续更新,请大家关注此帖,另外,如果您有其他的问题,欢迎在本帖下提问,我们会邀请两位专家抽时间位大家解答疑惑。谢谢
研讨会主题介绍:让专家给您详细讲解ARMv8技术-网上研讨…
Hello,
基于Cortex-A53 四核CPU,打算直接通过u-boot引导linux,引导流程如下:
BIOS[EL3] ---> u-boot[EL3] --->linux[EL1]
如果不需要trustzone 是否能够通过此方法boot linux?
…
http://malideveloper.arm.com/uncategorized/hardkernel-odroid-x-development-board/
看到这里有关于这个板子的介绍
我们公司需要五十个: Samsung Exynos4412 Cortex-A9 Quad Core.
我知道这个板子已经停产很久了,还是想请问有没有人知道:
1。这个板子一共生产了多少个?
2。生产的工厂具体地址?
3。什么研究机构公司或者大学可以找到这样的板子?(Odriod-x 或者 Odriod-Q 也可以)
我想在neon汇编代码中,定义一个1K字节的数组,在汇编代码中使用,不知道该如何定义,以及汇编时如何获取该数组的地址?
另外,如果汇编代码使用C代码中定义好的数组,如何获取该数组?
我使用ldr r0, =g_buff 获取C中g_buff地址,但是发现r0中的值不是g_buff的地址,不知道用法是否不对?
最新的u-boot可以有对Juno的支持。当开启Dcache之后,u-boot的无法运行,程序挂在 开启MMU的位置。
为什么,无法开启MMU?
程序挂死时,u-boot 没有捕获异常。
如果是页表配置错误,至少应该可以捕获到异常。
请专家们帮忙分析下。我想在u-boot开启Dcache和MMU。
谢谢!

各位用户好,目前可以公开的研讨会资料已经能下载,下载链接:ARM 2015智能嵌入式开发应用研讨会 - ARM
有问题随时联系我。
------------------------------------------------------------------------------------------------------------------------------------------------------
大家好,
随着国内创客,创业等风气逐渐提升,嵌入式开发已经越来越火爆, ARM每年都会在北京…
The X30 general-purpose register is used as the procedure call link register. <ARM Architecture Reference Manual ARMv8, for ARMv8-A architecture profile>
如上,X30用作link register. 那么X30和LR是什么区别,在AArch64模式下是否是同一个寄存器。
我们一般默认L1cache为inner cache,L2cache为outer cache。
没有看到很明确的说明,L1,2cache分别属于inner还是outer?
请专家解释下可以根据什么信息明确这点,谢谢!
在A15上使用PLD 指令比不用PLD指令优化效果差,为什么会出现这种情况? 按理说,PLD是提升cache hit的概率, 这样的话,CPU处理的性能应该会提升,但是测试的情况是没有提升。
以下是我编写的memcpy汇编代码:
loop:
vldm r1!, {d0-d7}
vldm r1!, {d16-d23}
pld [r1, #0x0]
pld [r1, #0x40]
vstm r0!, {d0-d7}
vstm r0!, {d16…
最近搞飞思卡尔iMX6 4核A9处理器,有几个问题要请教下:
1、每个核都是有一套独立的指令寄存器吧,问题来了,PC寄存器和一些状态寄存器是否也是独立的?
2、在裸机开发的情况下,怎么获取当前的代码运行在哪个核上面?
3、如果在多核处理器上面实现一个longjmp应如何实现?longjmp只能实现核内长跳吗?
4、核处于关闭状态,来一中断后,是所有核都唤醒还是只有其中一个?核被关闭后,然后被唤醒,需要重新初始化核的PLL等那些参数吗?standby状态与其他两关闭状态主要区别在哪?
5、中断发生后,哪个核要进行中断服务处理是程序员事件还是硬件事件…
大家好,
我在A15上编写汇编,发现A8 和A9 Technical Reference Manual 中有一章是将Instruction Cycle Timing,但是在A15的Technical Reference Manual 中没有找到,想问下A8,A9,A15 的ARM指令集的 Instruction Cycle Timing 是一样的吗?
另外,关于neon的 Instruction Cycle Timing 我也只在A8手册Technical Reference Manual 中看到,A8…
各位好,
我在A15上运行裸机程序,我编写一个汇编文件,在调试的时候,单步执行每条指令,通过观察C9_PMCCNTR 寄存器的值,发现汇编执行ADD 指令的时候C9_PMCCNTR 寄存器的值会增加几十个cycle,这个跟手册中执行ADD指令只需要一个cycle的说法不一致。希望各位技术支持给出解答,谢谢。
大家好,
本人第一次发帖,之前做过TI DSP汇编,最近研究ARM cortexA系列汇编,遇到一些问题,需要大家的帮助谢谢。
cortexA8 是顺序执行的,cortexA9,A15都是乱序执行的,对cortexA8汇编优化,需要根据各种指令,手动的去排流水,减少流水线内部的bubble,
但是对cortexA9,A15而言,因为他们是乱序执行的,这个时候是否还需要人为手动的去排流水?如果不需要手动拍流水,编写汇编时,如何安排各个汇编指令的先后顺序?(NEON汇编和ARM汇编)
谢谢
各位社区的朋友们大家好!
最近开始接触ARM,学习的是A8处理器
感觉东西还是很多的,
汇编、Uboot移植、Linux移植和C开发、Android移植和开发、WinCE等等。。
都不知道具体应该怎么样才能从一个比较正确的顺序出发去学
也不知道现在掌握那些才是不落伍的、哪些是比较落伍的
(听说现在不流行Qt了 因为都有了安卓大家都偏向喜欢安卓开发)
所以希望有经验的朋友帮忙解答一下
不尽感激!
Cortex A5 MPcore寄存器TPIDRPRW复位值不为零,造成Linux Kernel不能启动的问题。
由于Linux Kernel内核配置使能了CONFIG_TRACE_IRQFLAGS,内核在跟踪关闭硬件中断行为时(trace_hardirqs_off_caller()),调用内核中__my_cpu_offset()(以汇编指令mrc p15, 0, r2, c13, c0, 4实现)以获取寄存器TPIDRPRW的值来获取当前线程/进程信息时…
哪个亲知道ARM-V8的AA64与ARM-V7 LPAE的MMU Table差距多少?
ARM DS-5自带的example看起来挺麻烦的,关键是没有run起来,光看代码没有效果!
cortex r4要打印信息,怎么设置打印函数呢?
EDA仿真的时候,我想把printf 设置为往SOC的某个固定地址写打印信息,但是不知道怎么设置
有人知道吗?
原作者:jacobbeningo 原文地址: 10 Steps to Selecting a Microcontroller
翻译一篇文章,他山之石,可以攻玉。以下为正文:
为产品选择正确的微控制器可能是项令人怯步的任务。您不仅要思考许多技术特性,还要考虑成本和备货时间等会削弱项目的业务方面问题。在项目初期,您会有立即动手的冲动,想要在商定系统的细节之前开始选择微控制器。这当然是糟糕的想法。在对微控制器进行任何思考之前,硬件和软件工程师应当先制定出系统的高水平规格,画好框图和流程图,只有这时才有充足的信息对微控制器选择做出理性的决定…
hi, experts:
AXI4 Memory attributes有: Read-Allocate / Write-Allocate.
请问:
它和L2 Cache的Read-allocate/write-allocate policy是一回事吗?
如果read miss,则会在L2 Cache中分配一个entry?
best wishes,
AXI Spec指出:Burst can not cross 4KB boundary.
请问一下:
如果burst transaction指定的地址越过4KB bounday,会有exception发生吗?
best wishes,