Hi Experts,
Is there any general feature available in the cortex processors to realize the cache lines by DMA through AXI ?
I found some features like CCI module available to provide this feature in multi-core environment. Other than that, is it possible…
大家好，
很多朋友可能知道，我们ARM社区用户藏龙卧虎，各有各的高招。他们自己还有很多宝贵的资源，可以分享给其他用户。
今天，我推荐一下社区用户何老师的视频课程。
何老师（何宾）是一位北京的大学教师，对于处理器，FPGA和电子科学非常了解，熟悉，他自己也为学生上课，业余时间编写ARM相关教材，在行业内很有知名度。
最近，何老师告诉我们他分享了他的课程视频，给大家免费观看。
希望对大家学习ARM有一定的帮助。
以下是课程链接：
此课程适合学习Cortex-M0处理器…
Hello,
i have the Zedboard which contains arm Cortex-A9 cortex with the amba bus..
i have searched a lot but I probaly miss the point.
i want to use data and to transfer data from the processing system to the programable logic section via the amba bus…
