我在看ARMv7异常部分，看到Vector tables发现和以前不一样了，有Secure和Non-secure状态（还有Hyp和Monitor），请问怎么理解这两种状态？读那个寄存器可以知道当前ARM处于哪种状态？

hi, experts:

在看ARMv7/v8 ARM手册的时候，总是不太明白CoreSight / ETM / CTI等等，它们之间的关系。

以Cortex-A57 MPCore TRM的Figure 2-1为例：

它展示了CA57's block diagram

1. 如果仅仅使用JTAG tool，通过HW/SW breakpoint进行debug

    只需要：Debug-->APB --> Debug and CTI --> Debug path…

hi,experts:

ARMv7 ARM.pdf的C1.2.1 Invasive debug chapter提到了2种debug-mode:

1. Monitor debug-mode

2. Halting debug-mode

不清楚哪种情况下使用"Monitor debug-mode".
似乎目前的JTAG tool：都是使用Halting debug-mode

best wishes,

ARMv7 CPU的exception table,通常如下：

Reset

Undefined

Supervisor Call

Prefetch Abort

Data Abort

Not used : 不太清楚什么情况下，会进入它的entry point?

IRQ

FIQ

best wishes,

请问：

1、Cortex-R4F是ARMv7R架构，而手册中提到ARMv7支持EncodingT1，T2，T3，A1，A2，且ARMv7R支持ARM和Thumb-2指令集。

所以，Cortex-R4F支持的指令格式应该是EncodingT2对吗，那支持的ARM指令是A1还是A2呢？我没找到相应说明。

2、ARM指令格式A1和A2都无法将32-bit立即数通过MOV指令装入寄存器R2。我应该用什么指令或什么方法实现呢？

谢谢

要公开的资料，不要内部的Confidential信息