ARMv8-A AArch64 ABI中强制使用了硬浮点，目前暂未提供软浮点ABI支持。请问如果Cortex-A53去掉了硬浮点部件，应用上如何支持浮点运算呢？ARM在软浮点的ABI支持上是否有计划？

The X30 general-purpose register is used as the procedure call link register. <ARM Architecture Reference Manual ARMv8, for ARMv8-A architecture profile>

如上，X30用作link register. 那么X30和LR是什么区别，在AArch64模式下是否是同一个寄存器。

1、Arm compiler 6 下target分为两种：aarch64-arm-none-eabi（对应AArch64执行状态）和armv8a-arm-none-eabi（对应AArch32执行状态），当target设置为aarch64-arm-none-eabi时无法使用内嵌汇编指令QADD、QADD16等，当target设置为armv8a-arm-none-eabi时可以使用内嵌汇编指令QADD、QADD16等，这应该是和两种执行状态各种的指令集相关，但是前面提前的可以编译时在Debug下…

哪个亲知道ARM-V8的AA64与ARM-V7 LPAE的MMU Table差距多少？

ARM DS-5自带的example看起来挺麻烦的，关键是没有run起来，光看代码没有效果！

请问：

哪里可以找到ARMv8 AArch64 汇编例程？

提前致谢！

比如：

C函数中：使用asm volatile ("MRC......")之类的。

使用Aarch64 gcc编译时，会报错吗？

best wishes,

hi, experts:

根据CA57 TRM：

它的地址线数目：

Aarch64 state : 44根

Aarch32 state : 40根

Aarch32 state比Aarch64少用了4根：那么这4根地址线，在Aarch32下，用作什么signal pin?实现相关吗？

best wishes,

hi, experts:

正在学习ARMv8 manual.

关于Aarch64/Aarch32，有几个问题：

假定一个ARMv8 SOC实现了4个EL：EL0 / EL1 / EL2 / EL3

1. Secure State下：从EL3 Aarch64切换到Secure下的EL1 Aarch64

    Target EL是EL1

    SPSR_EL3[3:2] ：defined target EL

    那么target EL1的execution…