hi, experts:

CA57 MPCore TRM中：

Page 1-7 :

Note:

All the processors share an integrated L2  cache and GIC CPU interface.

根据Page 2-2 CA57's block diagram:

每一个Core，都有自己的GIC CPU Interface.

因此，CA57 MPCore中：应该是每一个Core都有自己的GIC CPU Interface，而非共享一个？

best wishes…