L1 DCache flush operation for Cortex-A7

Hi, experts: 咨询一个CA7上对L1 DCache的操作问题： 1. CA7集成了32KB L1 DCache 可以对它做：flush/invalidate/clean&invalidate 操作吗？根据CA7 TRM：好像不能对L1 DCache做这些操作。 2. 如果不能对L1 DCache做上述操作，那么如何实现PoU呢？根据我的理解：PoU就是将L1 DCache...
基于区域的flush

基于区域的flush在mobile GPU中已经变得越来越重要了，这种技术能极大地缩短GPU运行当前这个flush的时间，从而带来性能上的巨大改善。然而很多用户对这个技术，或者换个词说，这种优化，仍然不是非常了解，有时候会和一些OpenGL ES的概念viewport或者scissor搞混淆掉。写这篇blog的目的就是阐述这种技术，以及OpenGL ES有哪些API可以应用这种技术。原理 GPU为了满足一些API的需要会flush当前的framebuffer...
flush L2 DCache by MVA问题

hi, experts: 咨询一个flush L2 DCache by MVA问题：对于Cortex-A7，它的Cache Line = 64 bytes. 那么，通过by MVA方式clean cache，它的最小单位就是Cache Line吗？例如：一个Cache Line有64 bytes，而只有1个byte被更改过，变为dirty了。那么flush的时候，是整条cache line都被flush出去吗...
cache misses

Support for three outstanding data cache misses？请问这句话是什么意思呢？
L2cache禁止，为什么cpu运行会比恒miss要慢？

按以下流程测L2cache，发现一个现象，请教一下大家。芯片是xilinx的zynq，L2 size = 512K。程序本身加载到0x100000。关闭所有中断。使能L1和L2。把0xfc000000开始的512K数据lock到L2中。反复读写0x140000开始的64K内存。这样，L2虽使能，但却恒定miss，程序能跑 890 遍/秒。跑一段时间后，执行DisableL2Cache...