• cotex A7/A9 smp
    最近要做smp,在官网上找到这么一个压缩包,AS_CA9_SMP_Example.zip 里面的readme里提到以下链接: http://www.arm.com/products/CPUs/mpcore-samplecode.html 现在找不到这个链接了,请问一下该链接迁移到哪里了?或者哪里还有smp开发相关的的指导文档?谢谢
  • 关于cortex-a7分组smp调试
    大家好,我的应用场景为:cortex-a7 4核SMP分为两组使用,其中 (1):cpu0-cpu1,SMP 模式下运行Linux (2):cpu2-cpu3,SMP模式下运行自己开发的RTOS, 采用ARM DStream ST基于Arm Development Studio IDE 调试 IDE版本如下: Version: 2019.1 Build: 201910912 问题如下: 如何创建一个debug...
  • Cortex-A7 下neon vld指令受memory/cache影响的探讨
    在使用汇编优化neon时,发现一个问题: 假设函数的输入两个参数x[2048],y[2048],那么x,y的首地址是不连续的 当在汇编中只读x的数据时所用时间明显比即读取x,也读取y的数据要长很多,我猜想是由于cache没有高效利用的原因,即造成了hit miss的现象,有什么方法可以尽可能的利用cache呢? 汇编代码如下: 只读取x vld1.32 {d0-d1}, [r0...
  • 飞思卡尔推出了业界能效最高的ARM®Cortex®-A7 GHz级i.MX 7系列应用处理器
    功能丰富的多核处理器采用i.MX 6系列三分之一的功耗实现了卓越的性能;深度暂停模式支持仅消耗250μW,即可实现丰富的操作系统待机功能 飞思卡尔在2015年飞思卡尔技术论坛中推出了i.MX 7系列应用处理器,此系列产品基于其成功和广泛部署的 i.MX平台,是新一代节能和功能全面的应用处理器。i.MX 7系列实现了15.7 DMIPS/mW的世界级内核功效,仅消耗250 μ W,即可进入全新低功耗状态保留模式...
  • L1 cache and L2 cache' speed on Cortex-A7
    hi, experts: 请教一个L1 Cache / L2 Cache的clock freq 问题。 根据Cortex-A7 MPCore TRM: MPCore Processor只有一个clock输入----CLKIN. 那么: L1 Cache / L2 Cache的speed,是和CPU Core一致的吗? best wishes,