Cortex-A57's TCR_EL1 question

hi, experts: In CA57 TRM, chapter 4.3.41 : TCR_EL1[5:0] : the region size is 2(32-TSIZE), 是笔误吗？应该为2(64-TSIZE)吧. best wishes,
Cortex-A57's TCR_EL1 question

hi, experts: In CA57 TRM, chapter 4.3.41 : TCR_EL1[5:0] : the region size is 2(32-TSIZE), 是笔误吗？应该为2(64-TSIZE)吧. best wishes,
RVBAR_EL3 in ARMv8

hi, experts: 在ARMv8中，通过RVBAR_EL3来指定CPU的reset vector Base addr. 那么Reset vector base addr不再局限于00000000 / FFFF0000了吗？在实现ARMv8 SOC的时候：通过RVBARADDR signal指定任意地址吗？ best wishes,
RVBAR_EL3 in ARMv8

hi, experts: 在ARMv8中，通过RVBAR_EL3来指定CPU的reset vector Base addr. 那么Reset vector base addr不再局限于00000000 / FFFF0000了吗？在实现ARMv8 SOC的时候：通过RVBARADDR signal指定任意地址吗？ best wishes,
ARMv8 Vector table问题

各位专家：目前正在学习ARMv8 Arch Ref Manual. D1.10.2 Exception vectors有点疑惑： 1. Table D1-6 定义了一个Vector Table应该具有的items 我们假定一个ARMv8 SOC实现了4个EL：EL0 / EL1 / EL2 / EL3 根据ARMv8 ARM手册：每一个EL，都有自己对应的Vector Table...