cache misses

Support for three outstanding data cache misses？请问这句话是什么意思呢？
L1 cache and L2 cache' speed on Cortex-A7

hi, experts: 请教一个L1 Cache / L2 Cache的clock freq 问题。根据Cortex-A7 MPCore TRM： MPCore Processor只有一个clock输入----CLKIN. 那么： L1 Cache / L2 Cache的speed，是和CPU Core一致的吗？ best wishes,
core M3 的cache

有人做过M3的cache么或哪位大牛可以推荐一家厂商做这个的，谢谢！
Cortex-M3中的cache

有人基于Cortex-m3的核做过cache来提升flash的读写速度的么，或哪位大牛可以推荐厂商做这个的，谢谢！
cortex-a7的cache配置

大家好，我自己开发基于cortex-a7 4核的SMP模式OS。采用短描述符（Short-descriptor format memory region attributes）配置现某段内存，其TLB表项的Memory region attributes配置为： -----------+-----+----+ |TEX[2:0] | C | B | +-----------+-----+---...