大家好,我的应用场景为:cortex-a7 4核,希望4个核独立运行,即以AMP方式运行。 但Cortex-A7 MPCore Technical Reference Manual(Revision: r0p5 ) 4.3.31 Auxiliary Control Register节明确 ACTLR.SMP SMP Enables coherent requests to the processor: 0 Disables coherent requests to the processor. This is the reset value. 1 Enables coherent requests to the processor. When coherent requests are disabled: • loads to cacheable memory are not cached by the processor. 这意味着,如果4个core如果在amp模式下不能使用cache,系统性能受到极大影响,实测的确如此。 cortex-a7 mpcore压根不支持amp模式吗? 不知哪位专家有好的解决办法?
现在您的 AMP 模式 开启 SMP.bit的模式可以正常使用了?开启了 SMP.bit 内存不能同享了,核间通讯是如何实现的?