原作者： Rajan Bedi
原作者英文博客：Out-of-this-World Design | EDN
今年年初，我参加了 ESA (SEFUW) 和 NASA (MAPLD) 的 FPGA 会议，会上讨论了一个主题：我们需要研发高性能、低功耗的小型 MCU 来代替体积更大、功耗更高的 FPGA。对于传感器遥测、跟踪和控制 (TT&C) 等本地控制和处理或以数字方式控制电压调节器,这种专用 MCU 可提供更加高效的 CPU/DSP 选项。
该解决方案是否可用于我们的手机（智能和非智能）、平板电脑、汽车、loT 设备和可穿戴设备中？当今，全球约有近 900 亿块 ARM® 芯片应用于各种领域，并且其中许多芯片都包含多个 ARM 内核。目前，全球范围内共有 450 多家 ARM 授权厂商！
无所不在的 ARM 架构提供高性能、低功耗的小型内核，其中众多内核广泛用于高安全级别领域，符合故障安全标准（包括 ISO 26262、IEC 61508、DO-254、DO-178、IEC 62304、IEC 61511/13、IEC 62061 和 ISO 13849），例如汽车的制动系统、汽车动力转向装置、无人驾驶车辆、飞行器、医疗、铁路和工业控制子系统等...
鉴于我们的生活每天都依赖于 ARM 故障安全系统的可靠性，那么航天工业是否也能获益于 ARM 架构的性能、功耗、尺寸和简单易用优势呢？开发人员借助一个经过试验和测试的庞大生态系统，可以构建可靠的控制和 DSP 嵌入式应用，例如通过 TÜV SÜD 认证的工具链。对于高安全级别应用，异常处理非常简短而关键，两个内核可采用锁步设计来提供冗余保障。同时在 SoC 和系统级别还可进一步控制风险。
针对航天工业应用则提供了大量选项，可充分发挥 ARM 低功耗、高性能小型架构的优势：
1.许多航天级代工厂均获得 ARM 架构许可，并作为 Hi-REL ASIC 设计流程的一部分提供此 IP，例如STMicroelectronics 销售许多 ARM 内核，并且可为卫星客户的 65 nm 航天级 ASIC 提供强化应用性能。
2.卫星 OEM 则以示例说明 FPGA 内的 ARM IP，例如 Microsemi 的 ProASIC3 和 RTG4 用户可采用软式（未安装和路由）16/32 位、60 MHz、ARMv6-M、Cortex-M1® 内核，该内核可以使用 4353 个 Logic Tile 实施。在 SEFUW 和 MAPLD 会上讨论的未来航天级 FRGA 将会支持频率达 600 MHz 的双核 32 位、ARMv7-R、Cortex-R5 内核，以及频率达 1.5 GHz 的四核 64 位、ARMv8-A、Cortex-A53 内核。
3.卫星制造商可以购买低功耗、抗辐射的小型芯片，例如基于 ARM 32 位 Cortex-M0 处理器的 VORAGO Technologies VA10820。
本文将探讨第三种选项，即利用小型低成本、离散式航天级 ARM 处理器提供本地控制和处理功能，如下所示：
图 1：VORAGO 抗辐射、ARM、Cortex-M0 MCU VA10820
VA10820 是一款 60 mW （1.5 V 电压时典型内核功耗：40 mA）、-55°C 至 +125°C、50 MHz、ARM、Cortex-M0 MCU，借助 VORAGO 的抗辐射 HARDSIL® 专利技术制造。采用 14 x 14 mm、128 引脚小型陶瓷 LQFP 封装，如上所示。
HARDSIL® 利用埋入导电保护环的优势来消除闩锁，降低电路噪声，并支持以下标准 CMOS 实现高温操作。工艺改进不需要对现有制造流程进行任何更改，只需在整个制造过程中添加几个光罩即可。因此，强化技术将秉承基本工艺流程的所有扩展优势，例如与更早的自定义抗辐射流程相比，性能更高，功耗更低。
图 2：采用埋入式保护环 (BGR) 的 CMOS 掺杂分布剖面图。寄生效应如图所述
埋入式保护环可提高寄生晶闸管的保持电压，降低存在闩锁状态的可能性。如果将要出现闩锁，设备下的高传导层可通过将基片电位固定到 VSS 来防止触发闩锁。HARDSIL® 可显著减少辐射引发的总电荷收集量，降低出现任何类型的 SEE 的机率。此处提供的一个小视频，介绍了其适用于恶劣的应用环境，下个月将在 ARM TechCon 上展示。
Cortex-M0 处理器是 ARM 最小的 16 位和 32 位处理器，其中包含一个三级通道，并针对嵌入式应用优化了代码密度。其门数和功耗极低，例如在 40 nm 的工艺生产流程中，仅占用 0.007 mm2 空间，功耗只有 5.1 µW/MHz。额定性能最高为 1.27 DMIPS/MHz（CoreMark 为 2.33）。
VA10820 采用 50 MHz、ARM Cortex-M0 内核，通过 AHB-LITE 总线分别连接到 32 kB 和 128 kB 的片上数据和程序内存提供基于 JTAG 的调试。一个低速外设桥可访问两个 UART、两个 I2C 和三个 SPI 接口、54 可配置 GPIO 以及控制寄存器。
VA10820 的内部存储器包含 EDAC 保护，所有寄存器都包含具有投票功能的 TMR。指定的 SEL、SEE 和 TID 豁免条件分别为 110 MeV/(mg/cm2)、小于 1e-15 个错误/位-天（启用 EDAC 时）和大于 300 千拉德（硅）。通过供应商（或欧洲的 EBV Elektronik ）可获取工艺可靠性及辐射测试报告，另外还可获得以下代表性原型的评估工具包：
图 3：VA10820 的 Cortex-M0 评估工具包
SpaceX 即将发射的 STP-H5 装备上将采用基于抗辐射 Cortex-M0 和 SRAM 的 HARDSIL®技术，其他部件将通过 GEO 任务及 LEO 宇宙飞船进入太空轨道。VORAGO 还为 CubeSats 提供特定的原型支持。
在未来规划方面，VORAGO 计划为航天应用提供抗辐射、耐高温的 ARM Cortex-M4 内核。这会基于低功耗嵌入式处理器与 DSP 功能相结合的全 32 位 ARMv7-M 指令集。ARM 规定其最高性能在 1.95 DMIPS 左右（CoreMark 为 3.42）。
还有一些其他当前可用的抗辐射 MCU，无论是单核、双核、四核芯片还是基于 PowerPC™ 和 SPARC™ 架构的完整单板计算机子系统，规格范围在 90 MIPS 至 1800 MIPS（66 MHz 至 800 MHz）之间，功耗视 240 引脚至 625 引脚的不同封装通常介于 1 W 与 30 W 之间。如今，市场上的确存在对微型、极低功耗且经济实惠的航天级 MCU 的需求，它们可真正替代小型 FPGA 执行本地控制和处理功能。这样也会为宇宙飞船子系统创造新的机会，例如在可靠网格内实现传感器通信和无线联网。那么对于大量自主、容错“芯片集”处理节点 (NASA NNG16574410R)该如何做？
我比较了 FPGA 培训课程中一些航天工业 IP 的实施情况，其中包括 VORAGO 可替代小型编程逻辑设备、基于 ARM Cortex-M0 的 VA10820。我想听听您解决 CPU/DSP 需求的方法以及您的想法。此外，在下个月之前，别忘了将您的 DMIPS 除以 1757！