English Version: From months to days: an IP integration innovation at 52DAC
有些创新对生产力转移产生的影响过于巨大，以至于通常只有当我们回顾历史时，才能够体会到其意义所在。Isambard Kingdom Brunel 建造了从伦敦到布里斯托尔的第一条铁路线，将来往两地所需的时间从几天减少至几小时。他的这一举动实际上推动了时间本身；那时布里斯托尔时间比伦敦时间晚 30 分钟。19 世纪的时钟是基于不同地区日出和日落时间制造的，因为当时从一个地方到另一个地方需要花费很长时间，所以那时并不要求非常精确的计时。然而他给人们带来了真正的好处是，通过缩短旅行用时为人们提供更多时间，使他们可以利用节省下来的时间解决其他问题。铁轨在英国和世界其他国家的普及推动了工业革命的快速发展，为现代化世界奠定了基础。在 YouTube 有一个关于Isambard Brunel 的精彩纪录片，想要了解更多信息的人可以自行观看。
革命性的Clifton悬索桥，建成于1864年，大大缩短了从伦敦到布里斯托尔之间的交通时间
缩短完成一个任务的时间，并将节省下的时间用于解决其他问题的这个概念非常适用于系统级芯片 (SoC) 的开发工具。自 20 世纪 80 年代创立 EDA 运动以来，工具在自动化任务并将更多时间用于研究更重要的设计决策方面扮演了关键角色。
将系统级芯片 (SoC) 和子系统组合起来的现有方法需要使用 RTL 进行手动拼接。例如，如今 ARM® CoreSight™ 调试和跟踪子系统就包含数千个连接、数百个寄存器和数百个接口端口。它们共同组成了一个极其复杂的 IP 位。需要极其了解架构原理的真正专家，才能在保证最佳系统性能的前提下将这些零部件拼接起来，并充分掌握接口的位置与作用。即使对经验丰富的专家来说，这也是一个十分耗时且容易出错的过程，需要不断参考 TRM。事实上：查看 TRM 不是个好办法。此外，设计人员使用的 IP 通常来自不同来源，这些资源可能是基于不同标准，有些是 RTL 标准，有些是 IP-XACT 标准。现在，正确构建一套有效的子系统需要耗时数月。
作为最高端的设计自动化大会，DAC 有助于展示大力推动系统级芯片 (SoC) 研发的技术。今年的 DAC52 大会上，ARM 将发布新技术，以改变复杂调试子系统和整个系统级芯片 (SoC) 的配置和集成方式。如 Brunel 在 200 年前的突破性创造一样，该技术将所需时间尺度从几个月减少到几天，使系统架构师能够将主要精力集中在优化系统以提高性能方面，而不是把时间浪费在手动拼接上。在与 ARM IP 工具架构师 David Murray 的前一次谈话中，他就生产力转移的实现方式给了一些提示，“我们现在试图使用元数据，在系统环境内进行快速、正确的配置。我所说的系统环境是指不同系统要求对每个 IP 配置和整体系统所产生的连锁效应。这使我们能够减少将零部件实际组装成一个完整系统所花费的时间，因为 90% 的组装工作都可以通过智能配置完成。智能配置能够帮助我们实现‘一日组装系统’IP 配置构想。需要为这些复杂 IP 块一套解决方案，以便它们可以在系统定义时重新进行自我配置”。
这种快速配置能够实时显示系统含义，是系统级芯片 (SoC) 开发方面的革新性进展。几年后，当使用这项技术的用户利用节省下来的时间提高系统级芯片 (SoC) 性能时，它的真正价值才会得到认可。莅临 52DAC 大会的 #2428 展台，了解 ARM 致力于简化系统集成过程的更多详细信息。