简化 ARM 平台上的开发：针对多核 SoC 构建自定义调试与跟踪解决方案

原帖地址：Easing development on ARM: Building customized debug and trace solutions for multi-core SoCs

原作者：mayanksharma

剑桥大学近期的一项研究表明，全球每年软件调试的总花费已经达到 3120 亿美元之巨，开发人员平均将一半的编程时间用于查找和修复错误（完整报道请见此处）。将这一巨大数字除以地球上 71 亿总人口，可以算出每人平均花费 44 美元。也就是说，这足够让全世界每个人都买一台 Raspberry Pi 了！

                    ITRS 2007 SoC 消费型便携式设备设计复杂性趋势

这表示，一款设计充分的 SoC 调试与跟踪解决方案，可以提供正确的硬件可见性和挂钩，帮助应对日益加剧的复杂趋势。软件开发人员可以利用这一关键功能，在及时迅速、降低出错风险的前提下开发出性能优化的软件。在 SoC 设计中融入具备以下功能的自定义调试与跟踪解决方案，解决下列 4 个关键用例（见下图）：

• 更快的 SoC 调用
• 轻松、快捷的软件调试
• 现场分析和事后调试
• 借助性能分析和事件同步实现系统优化

ARM CoreSight SoC 产品专门设计为一款能满足特定需求的综合解决方案。借助 CoreSight SoC-400，您可以：

• 通过利用可配置组件，设计用于大型多核系统
• 借助调试组件组合，最大化调试可见性
• 利用 IPXACT 描述符，使所有组件能够自动拼接并生成测试平台
• 支持复杂 SoC 的各种不同跟踪带宽需求
• 借助示例子系统、测试平台、测试案例和必要的验证 IP 组件，加快设计和验证
• 支持适用于不同使用案例的多种硬件调试模型

在更广阔的范围内综合所有这些功能时，ARM CoreSight IP 能够通过其创新的调试逻辑大幅缩短设计开发和软件调试周期，让设计团队获得真正的领先优势。此外，如果我们把调试比作利用逆向推理破解凶案的话，那么跟踪就是指证凶手的视频监控。跟踪是无价的，因为它能提供对错误的实时可见性，大幅缩短设计周期并减少迭代数量。

我最近举办了一场网络研讨会，讨论如何针对多核 SoC 构建有效的自定义调试和跟踪解决方案。在此处注册，可免费观看网络研讨会录像。

还有一份对应的白皮书对此进行了更为深入的探讨，具体可见 ARM http://www.arm.com/products/system-ip/debug-trace/index.php调试与跟踪 IP 页面。

该白皮书包含以下内容：

• 构建调试与跟踪解决方案的高级步骤
• 建议的设计与验证流程
• 在开发流程的各个阶段使用 SoC-400 的优势
• 其他信息和有用参考的链接

德怀特·艾森豪威尔虽然没有活到半导体时代，但他的名言“虽然没有一场战斗是按照计划而获胜的，但没有计划你赢不了任何一场战斗”就是调试子系统设计的真理。了解调试与跟踪硬件的特征和功能是构建满足自己特定需求的解决方案的关键。这份白皮书介绍了架构师面临的一些关键设计决策。