hi, experts:
如果一个ARMv8 SOC没有实现EL2，那么就不存在stage2 address translation，对吗？
best wishes,
In CA57 TRM, chapter 4.3.41 :
TCR_EL1[5:0] : the region size is 2(32-TSIZE), 是笔误吗？应该为2(64-TSIZE)吧.
根据CA57 TRM：
它的地址线数目：
Aarch64 state : 44根
Aarch32 state : 40根
Aarch32 state比Aarch64少用了4根：那么这4根地址线，在Aarch32下，用作什么signal pin?实现相关吗？
我是ZTE一名软件开发工程师，目前部门计划基于trustzone技术做一些安全开发工作，希望能获取到demo开发板和相应的技术支持
在ARMv8中，通过RVBAR_EL3来指定CPU的reset vector Base addr.
那么Reset vector base addr不再局限于00000000 / FFFF0000了吗？
在实现ARMv8 SOC的时候：通过RVBARADDR signal指定任意地址吗？
正在学习ARMv8 manual.
关于Aarch64/Aarch32，有几个问题：
假定一个ARMv8 SOC实现了4个EL：EL0 / EL1 / EL2 / EL3
1. Secure State下：从EL3 Aarch64切换到Secure下的EL1 Aarch64
Target EL是EL1
SPSR_EL3[3:2] ：defined target EL
那么target EL1的execution…
Hi, experts:
咨询一个CA7上对L1 DCache的操作问题：
1. CA7集成了32KB L1 DCache
可以对它做：flush/invalidate/clean&invalidate 操作吗？
根据CA7 TRM：好像不能对L1 DCache做这些操作。
2. 如果不能对L1 DCache做上述操作，那么如何实现PoU呢？
根据我的理解：PoU就是将L1 DCache flush到L2 DCache里
best…
咨询一个flush L2 DCache by MVA问题：
对于Cortex-A7，它的Cache Line = 64 bytes.
那么，通过by MVA方式clean cache，它的最小单位就是Cache Line吗？
例如：
一个Cache Line有64 bytes，而只有1个byte被更改过，变为dirty了。
那么flush的时候，是整条cache line都被flush出去吗？
在ARMv8中：使用LDP/STP,取代了LDM/STM
在ARMv8中：可以使用 LDP / STP to produce some continual burst memory transactions.
CA57的DCache line = 64bytes(512bit)
因此，如果我确保访问的目的地址，是64bytes对齐的，那么就会产生burst memory transactions，对吗？
各位专家：
目前正在学习ARMv8 Arch Ref Manual.
D1.10.2 Exception vectors有点疑惑：
1. Table D1-6 定义了一个Vector Table应该具有的items
我们假定一个ARMv8 SOC实现了4个EL：EL0 / EL1 / EL2 / EL3
根据ARMv8 ARM手册：每一个EL，都有自己对应的Vector Table.
那么：
EL0 …
直观的看看性能到底还差多远
非常有帮助。
http://www.arm.com/files/downloads/ARMv8_Architecture.pdf
要公开的资料，不要内部的Confidential信息
原作者： Rajan Bedi
原作者英文博客：Out-of-this-World Design | EDN
今年年初，我参加了 ESA (SEFUW) 和 NASA (MAPLD) 的 FPGA 会议，会上讨论了一个主题：我们需要研发高性能、低功耗的小型 MCU 来代替体积更大、功耗更高的 FPGA。对于传感器遥测、跟踪和控制 (TT&C) 等本地控制和处理或以数字方式控制电压调节器,这种专用 MCU 可提供更加高效的 CPU/DSP 选项。
该解决方案是否可用于我们的手机（智能和非智能）…
ARM系统IP全面提升SoC从端到云的性能表现
2016年9月30日，北京讯——ARM近日发布全新片上互联技术，能够满足众多市场所需的可拓展性、高性能和高效能，包括5G网络、数据中心基础设施、高性能计算机（HPC）、汽车电子以及工业系统。新发布的ARM® CoreLink® CMN-600一致性网状网络互联（Coherent Mesh Network Interconnect）和CoreLink DMC-620动态内存控制器（Dynamic Memory…
在世界很多地区，口口相传仍然是祖辈传递信息的主要方式，撒哈拉以南的非洲地区尤为突出，因为大部分人口是文盲。在加纳，非盈利组织Literacy Bridge正运用新型手持设备Talking Book，重新定义传统讲故事的方式。
Talking Book是一种低成本的音频电脑，目前使用的用户约有50万。Talking Book内预先下载的听力图书 为大量地区的用户提供健康、教育和农业新技术方面的建议和指导。 Literacy Bridge的目标是，通过提供当地相关知识，制定全面的计划，切实改变贫困家庭的生活…
-Bluetooth@Smart -ANT -2.4G Hz
nRF52832 是 用 于 ULP 无 线 应 用 的 功 能 强 大 的 多 协 议 单 芯 片 解 决 方 案 。 它 结 合 了 世界界 性 能 最 佳 的 Nordic 最 新 无 线 收 发 器 、 ARM CortexTM M4FCPU 和 512kB 字 及 64kB RAM 存…
如果要学习ARMv8-M Trustzone技术的朋友们，现在有一个好机会，我们ARM的工程师将带领大家深度学习相关知识，时间是2016年7月21日（星期四），讲座时长4小时，不免费，一分价钱一分货，如果要询价，请点击上方图片，或者这个链接： TrustZone for ARMv8-M Training Webinar - ARM 。有关讲座的详细内容，请看下面的视频，看不了油管的朋友请点击这个优酷链接： ARMv8-M 线上研讨会—在线播放—优酷网，视频高清在线观看
2016年7月12日，上海讯——华芯通半导体技术有限公司（以下简称“华芯通半导体”）已获ARM®v8-A架构授权。中国成为全球第二大数据中心市场，该授权将帮助华芯通半导体在快速扩张的中国服务器市场加快先进服务器芯片组技术。这项多年的授权将帮助中国企业在本土市场提供基于ARM的服务器技术，从而推动最高效服务器解决方案的大规模部署。
华芯通半导体是中国贵州省人民政府与美国高通公司合资创办的企业。该公司位于贵州省，是中国第一个建立大数据发展产业集群的省份…
Marvell ARMADA 8040是Marvell即将发布的支持NFV部署复杂应用的多核ARM®处理器系列产品中的首款产品
美满电子科技宣布，与ARM合作推出一款可广泛应用的软件开发平台—Marvell高成本效益的高性能ARMADA® 8040网络社区开发板。面向OpenDataPlane (ODP)、OpenFastPath (OFP)和ARM网络功能虚拟化（NFV）生态系统社区。
ARMADA 8040基于4内核ARM Cortex®-A72处理器并包含完整的CPU和I…
2016年6月14日，北京讯——ARM公司近日宣布ARM® Artisan®物理IP，包括POP™ IP现已面市，针对基于全新ARM Cortex®-A73处理器，并采用台积电16FFC（FinFET Compact）工艺的主流移动系统芯片（SoC）。第三代Artisan FinFET平台已对台积电16FFC工艺实现优化，有助于ARM的SoC合作伙伴采用最节能、高性能的Cortex-A73，设计移动和其他消费应用，并符合大众市场的价格需求…
社区获奖的板子144pin的Nucleo STM32F429已经到手一周多了，这两天刚好有空立马玩起来。昨天晚上纯手工按照Arudino UNO的接口（Nucleo都是兼容Arduino的）做了一块0.91英寸的OLED的驱动板，今天直接把先前在L476上边写的驱动程序移植过来，其实也就是改了头文件而已，HAL库用起来就是方便呀。直接就跑起来了，F4系列性能还是蛮强悍的，我就点亮OLED和读取MPU9250感觉有点大材小用呀。后续准备把MPU9250 invensense官方提供的库移植过来，可以使用内部的DMP做姿态分析或者小四轴也是不错的…
基于ARM® Cortex®-M0的MCU我也使用过不少，包括STM32-L0系列和STM32-F0系列，以下就来谈一下我的使用感受和见解吧 首先，对于Cortex-M0的产品来说，其性能不会太好。这个系列的MCU属于ARM-v6的架构，而像Cortex-M3、 Cortex-M4和 Cortex-M7等都是采用的ARM-v7的架构，因此首先从架构上面来说，这个Cortex-M0就比其余M系列的处理器要落后，这个架构落后意味着这个MCU的内核更加精简，带来的直接好处就是功耗下降。 另外一个方面就要谈到这个Cortex…
新闻摘要：
2016年5月30日，北京讯——ARM今日宣布推出最新高端移动处理器技术组合，重新定义2017年推出的旗舰型设备…
AMD、ARM、华为、IBM、Mellanox、高通 和 赛灵思公司 七家公司在最新加速器缓存一致性互联 (CCIX) 规范上互相联手，面向数据中心合力推出高性能开放式加速架构，支持多处理器架构和加速器无缝共享数据。这在行业属于首次，可以通过一个统一的互联技术规范确保采用不同指令集架构 (ISA) 的处理器与加速器一致地分享数据，同时还支持高效的异构计算，从而将大幅提升服务器运行数据中心工作负载的计算效率。
由于功耗和空间局限，数据中心中的应用加速成为当务之急。大数据分析、搜索、机器学习、NFV …