原文：Cortex-M0 Design Start and FPGA protyping
作者: liamdillon
大家好，很高兴为大家分享一些围绕 Cortex-M0 设计入门和 FPGA 而展开的有趣工作。ARM 重新发布了 Cortex-M 设计入门项目，使得其更易获得，且价格更加实惠。我们与 CPU 设计团队的同事展开了合作，以大幅提高针对 Cortex-M0 的 FPGA 支持。利用现有的 Cortex-M 原型设计系统（MPS2）以及 Altera 提供的有趣“部分重配置”(PR) 功能，我们可以向用户提供可完全调试的 Cortex-M0 CPU，该 CPU 内置的用户区域可供您使用 IP 进行编辑和修改，而无需 CPU 许可证。凭借 PR 功能，我们创建了具备完全调试功能的“CPU 分区”，您可以在“用户分区”下将自己的 IP 连接至该分区。我们还在可以从头开始的用户区域中提供了 CMSDK 外设和示例设计。“CPU 分区”包含调试，但已被修复和加密。
您可以使用 Altera Quartus 工具链，重新整合设计并提供可定制的目标。该平台将随适用于所有外设（如 SPI、GPIO 和 UART 等）的 mbed 驱动器一同提供。我们创建了有关上述所有项的工作原理的应用程序注释。此外，我们还创建了 FPGA 测试工作台，以便您可以在目标级别（如 FPGA）上模拟设计。模拟测试工作台需要从上述设计入门页面下载混乱的 Cortex-M0 代码 ，但对于在快速运行软件之前调试 IP 问题非常有帮助。
除此之外，我们还发布了最新版的 MPS2（称为 MSP2+）；它的 FPGA 容量是 MPS2 开发板的两倍。除了 FPGA 容量增长，产品的其他性能是相同的，因此面向 MPS2 的设计不会拥有 MPS2+ 支持。最棒的是价格保持不变，FPGA 容量加倍，且无需额外的费用。查看 MPS2 页面，获取有关该平台的更多信息