原文地址：Extending the CoreLink Cache Coherent Network Family
原作者：jdefilippi
ARM 在过去一个月来忙于专注基础架构领域。在最近举办的 ARM TechCon 2014 大会上，ARM 硅片、OEM 和生态系统合作伙伴展示了他们的新款系统级芯片 (SoC)、硬件和软件平台。此次展会还进行了数场对话，讨论了基础架构目前面临的挑战以及创新需求。Neil Parris 在其最近发布的博文 Heterogeneous Compute Requirements in Network Infrastructure（网络基础架构的异构计算要求）中讨论了其中一个方面，阐述了如何针对不同的任务采用不同的核心来优化软件定义网络 (SDN) 和网络功能虚拟化 (NFV) 解决方案。
本月 Linley Processor Conference 大会圆满结束；在该会议上， Ian Forsyth 发表了主题演讲： Scalable ARM-Based Solutions from Sensor to Server, from Edge to Core（涵盖传感器到服务器、边缘到核心范围的基于 ARM 的可扩展解决方案）。Ian 讨论了物联网和智能设备的增长如何加重了当前系统的压力，并推出了两款全新的、有助于应对挑战的 CoreLink 缓存一致性网络 (CCN) 系列成员 CoreLink CCN-502 和 CoreLink CCN-512。
最近举办的展会、 发布的博客 以及进行的对话均贯穿了一个常见主题，即需要涵盖从边缘到核心的更高效优化的解决方案。ARM Cortex A 系列处理器配备 CoreLink 系统 IP，为整个领域提供常见架构，支持从经济高效的家庭网关扩展至高性能的核心网络和服务器应用程序。CoreLink CCN-502 性能介于 CoreLink CCI-400 和 CoreLink CCN-504 之间，支持节约能耗且经济高效的小型至中型解决方案。CoreLink CCN-512 提高了计算密度，支持高达 48 个核心。
在高端性能范围内，宏基站和云应用程序需要带有相应核心且高效的密集型计算平台，以满足相应的工作量。服务器计算和控制面板处理需要高性能核心，充分提升数据包吞吐量时需要有效的小型核心，并且需要定制加速器来实现第一层的安全性和内容交付处理。
CoreLink CCN-512 配备 12 个 CPU 集群（48 个核心）、4 个通道的 DDR4-3200 内存和 32MB 的第三层系统缓存，适用于在单一 SoC 上充分发挥异构处理性能，同时保持高达 1.8 Tb/s 的带宽。
在低功耗和经济高效方面，需要根据预算部署许多更小的设备以填补空白或连接设备。如果您仔细观察周围的办公楼或商场，您将看到散布在各处的蜂窝中继器、小单元的基站和 WiFi 接入点，它们可以确保我们的智能设备能够始终连接，随时可用。
CoreLink CCN-502 配备 4 个 CPU 集群（16 个核心）和可选的第三层系统缓存，面积得到了优化，适用于性能要求仍旧比较高的小型系统之间的互连。尽管它的尺寸比 CoreLink CCN-504 缩小了多达 70%（1MB L3 系统缓存设计点），但仍可保持高达 0.8Tb/s 的带宽。
CoreLink CCN-504 SoC 现已投产，全新的系列成员基于可靠架构打造，提供同样的企业级功能；借助 CoreLink DMC-520，本地 AMBA 5 CHI 接口可实现高频率、非阻断数据传输、端到端 QoS（服务质量）和 RAS，以及扩展的时钟门控和保持状态，从而实现最佳能效。
总而言之，CoreLink 缓存一致性网络系列为 ARM 硅片提供商提供了一个通用平台，以便定制涵盖边缘到核心的可扩展系统；并为平台提供异构系统的通用软件框架以满足不同的价格、性能和环境要求。
有关 CoreLink CCN 系列的更多信息，请访问 CoreLink 互连主页 - CoreLink Interconnect - AMBA on-chip connectivity - ARM（CoreLink 互连 - AMBA 芯片级互连 - ARM）。